This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PAT-NO:

JP356058267A

DOCUMENT-IDENTIFIER: JP 56058267 A

TITLE:

INSULATED GATE TYPE FIELD-EFFECT TRANSISTOR

PUBN-DATE:

May 21, 1981

INVENTOR-INFORMATION:

NAME

KATO, KUNIHARU

NAGANO, HITOSHI

SHIMADA, YUKI

IMAI, SHUSABURO

HIDESHIMA, KENJI

HANEDA, HISASHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NIPPON TELEGR & TELEPH CORP < NTT>

N/A

NEC CORP

N/A

APPL-NO:

JP54132908

APPL-DATE:

October 17, 1979

INT-CL (IPC): H01L029/78, H01L029/08, H01L029/60

US-CL-CURRENT: 257/330, 257/335, 257/E29.04, 257/E29.131,

05/10/2003, EAST Version: 1.03.0002

257/E29.26 . 257/E29.262

ABSTRACT:

PURPOSE: To decrease the concentration of an electric field and increase dielectric resistance by a mechanism wherein a gate SiO<SB>2</SB> film is formed on a wall surface of a concave section made up to a drain region when

preparing a longitudinal MOSFET, and a region having the extremely low concentration of impurities is previously formed into the drain region at a nose of the concave section.

CONSTITUTION: An N<SP>-</SP> layer 202 functioning as the second drain

region is grown on an N<SP>+</SP> type semiconductor substrate 201 serving as

the first drain region in an epitaxial shape, a P type layer 203 is formed on the layer 202, and an NSP>+</SP> type source region 204 is made up into the

layer 203 in a diffusion shape. A groove section 205, which is located at the central section of the region 204 and a nose thereof is put into the layer 202,

is bored, the wall surface is coated with an Al gate electrode 207 through a gate SiO<SB>2</SB> film 206, a window is opened to the SiO<SB>2</SB> film formed on an exposed surface of the layer 203 and a source electrode 208 contacting with the region 204 is made up, and a drain electrode 209 is built up on the back of the substrate 201, thus forming an FET. An N⊖ ⊖

type region 210 is previously made up into the layer 202 in response to the nose of the groove section 205 in this constitution, the distribution of potential here is eased, the concentration of an electric field is decreased, and the FET is made resistent to high voltage.

COPYRIGHT: (C)1981, JPO& Japio

(19) 日本国特許庁 (JP)

⑪特許出願公開

⑫公開特許公報(A)

昭56-58267

⑤Int. Cl.³
H 01 L 29/78

識別記号

庁内整理番号 6603—5 F 7514—5 F 7638—5 F ③公開 昭和56年(1981)5月21日発明の数 1

審査請求 未請求

(全 4 頁)

9組織ゲート型電界効果トランジスタ

29/08

29/60

②特

質 昭54—132908

20出

願 昭54(1979)10月17日

@発 明 者

加藤邦治

武蔵野市緑町三丁目9番11号日 本電信電話公社武蔵野電気通信

研究所内

⑦発 明 者 永野仁

武蔵野市緑町三丁目 9 番11号日 本電信電話公社武蔵野電気通信 研究所内

仍発 明 者 島田悠紀

武蔵野市緑町三丁目9番11号日

本電信電話公社武蔵野電気通信 研究所内

仰発 明 者 今井修三郎

東京都港区芝五丁目33番1号日

本電気株式会社内

⑩発 明 者 秀島研二

東京都港区芝五丁目33番1号日

本電気株式会社内

砂発 明 者 羽田尚志

東京都港区芝五丁目33番1号日

本電気株式会社内

⑪出 願 人 日本電信電話公社

例代 理 人 弁理士 中村純之助

最終頁に続く

明細 書

1. 発明の名称 絶縁ゲート型電界効果トラン

2. 特許請求の範囲

. . .

効果トランジスタ。

5. 発明の詳細な説明

高耐圧化をはかる目的で海部を設けた絶縁ゲート型電界効果トランジスタ(以下本明細管においては V - MOSFET と略称する)が提案されている。第1 図は従来技術による V - MOSFET の構造を断面図で示す。すなわち、従来技術によれば N⁺ 型で第1のドレイン領域である低抵抗層基板 101上に、この基板101より高比抵抗で、第

2 のドレイン領域である N^- 層 1 0 2 を設け、さらに P 型領域 1 0 5 , N^+ 領域 1 0 4 を形成する。そして,表面 1 9 滞部 1 0 5 を設ける。との清部 1 0 5 は、 N^+ 領域 1 0 4 、 かよび P 型領域 1 0 3 を突き抜け、 N^- 層 1 0 2 に達するように形成され、さらに二酸化シリコン膜 1 0 6 でかかわれるとの二酸化シリコン膜 1 0 6 上に A_{θ} 等のゲート電極 1 0 7 が設けられる。また、 N^+ 領域 1 0 4 は A_{θ} 等のソース電極 1 0 8 に接続され、一方 N^+ 型低抵抗層基板 1 0 1 には A_{θ} 等のドレイン電極 1 0 9 が接続される。

このようなVーMOSFETの基本動作は、エンハンスメント型の場合には、ゲート電極107にソース電極108に対し正電圧を加えることにより、ゲート電極下のP型領域103の表面にチャネルが形成され、ドレインーソース間に電流が流れ、ゲート電圧の大きさによりドレインーソース間の電流量が調整される。

しかしながら以上のような従来技術による V — MOSFETにおいては、次に述べる欠点があ

. . .

第2図は本発明の第1の実施の憩様による V-MOSFETの断面図である。図中、201は 第1のドレイン領域である N⁺ 型低抵抗層基板。 202はN⁺型低抵抗層基板201よりも高比抵 抗の第2のドレイン領域であるNm、203は N⁻ 層 2 0 2 上 に 設 け ら れ た P 型 領 域 , 2 0 4 は ソースとなる N⁺ 領域である。 2 0 5 は,ソース となる N⁺ 領域 2 0 4 と P 型領域 2 0 3 を突き抜 け、 N 層 2 0 2 10 突出する講部である。 2 0 6 は壽部205をおおりよりに形成された二酸化シ リコン膜で、201は AB 等によってできたゲー ト電極である。208はAB等によってできたソ ース電極、209はAu等のドレイン電極である。 2 1 0 は講部 2 0 5 の N ⁻ 層 2 0 2 への突出部を 取り囲むように形成されたN¯(N¯層より高比抵 抗)領域である。

次に本発明の基本動作を説明する。ゲート電極 2 0 7 にソース電極 2 0 8 に対して正電位を加え トランジスタ動作をさせることは、従来の V - MOSFET と同じである。続いてOFF 状態 る。すをわち、ドレイン一ソース間の耐圧は、P型領域103かよびN[®] 102の厚さや比抵抗によっても決まるが、ドレインーグート間の電界集中が海部突出部分におこるために、海部のN[®] 102への突出距離の長短がドレインーソース間耐圧に大きく影響する。したがって、一定のN[®] 102の比抵抗において高耐圧を実現するには、この突出距離をほぼ零にすれば良いが、製造上このミクロン単位の突出距離の制御は非常にむずかしく、高耐圧化への問題点となっている。

本発明の目的は、したがって、前述のよりな困難な製造工程を経ずに製造することができる。高耐圧のV-MOSPETを提供することである。

上記目的を達成するために、本発明による
V — MOSFET は胃期に述べた種類の
V — MOSFETがさらに第2のドレイン領域中の
清部の先端が突出している部分を取り囲むように
設けられた、第2のドレインとは異なる比抵抗を
有する第1多るいは第2導電型の領域を有することを要旨とする。

. 4 .

について説明する、OFF 状態(ソースを正、ドレインを負)での耐圧は、P型領域203とN⁻ 層202が形成するPN接合部での電界集中、あるいは、神部205のN⁻ 層202への突出部での電界集中によって決定される。特にとの海のでの電界集中によって決定される。特にとの部分での調整となり、耐圧を決定する。したの別のでのではなり、対対にこのが発生を設和するととになり高計ができる。ON抵抗について考えれば、耐圧となり、第1図のN⁻ 層域210の厚さを低れていなり、N⁻ 領域210の厚さを低が、対対にのかねら、N⁻ 領域210の厚さを低が、対対によるのに比べON抵抗の点でも有利と考えられる。

. 6 .

特開館56- 58267(3)

P型領域, 504はソースとなる N⁺ 領域である。 305は、ソースとなる N⁺ 領域 504と P型領域 303を突き抜け、 N⁻ 層 302 に突出する V 滞 7 8 8 505 を おおりよりに、 形成された二酸化シリコン酸で、 307は AB 等によってできたゲート電極である。 308は AB 等によってできたソース電極、 309は Au 等のドレイン電極である。 310は、 V 滞 305の N⁻ 層 302への突出部をとりかこむよりに形成された N⁻⁻ 領域である。 200基本動作については第2図の脱明と同様であるが、 V 滞の突起部は鋭角 (約70°)となっているので、第2図の溝上り電界集中が顕著となり、本発明がさらに効果的に働くと考えられる。

第4図は本発明のさらに他の一つの実施の態様¹³によるV-MOSFETの断面図である。以上二つの実施の態様においては、第2図の210および第3図の310は低抵抗層基板と同一導電型と書いたけれども、このことは必ずしも必要な条件ではない。実際には、溝部の第2ドレイン領域の突

出部を取り囲んでいる領域はイントリンシックな 半導体に近く、チャネルが形成される領域と同一 導電型であっても差支えない。第4図中、211 はこのようなP⁻領域を意味し、他の引用番号は すべて第2図の同一の引用番号と同一のものを意 味する、第4図に示すV-MOSFETも前に述べ た二つの実施の態様によるV-MOSFETと全く 同様に動作し、また第3図に示すV-MOSFET において、N⁻領域がP⁻領域であることもでき る。

以上説明したよりに、海部の第2のドレイン領域への突出部に第2のドレイン領域よりも高い比抵抗を有す。る領域を形成することによって、突出部での電界集中を緩和できるので、本発明によれば、容易に高耐圧V-MOSFETを製造することができる。

4. 図面の簡単を説明

第 1 図は従来の V — MOSFET の断面図, 第 2 図から第 4 図までは本発明のそれぞれ異った実施の態様による V — MOSFET の断面図である。

. 8 .

201,301~N⁺型低抵抗層基板

202, 302…N 層

203,503--P*型領域

204,304 ··· N⁺ 領域

2 0 5 … 滯部

3 0 5 -- V 海

206,306…二酸化シリコン膜

2 0 7, 3 0 7 … ゲート電極


208,308…ソース電極

209,309…ドレイン電框

2 1 0 , 3 1 0 ··· N T 領域

2 1 1 … P 額域

特許出願人 日本電信電話公社 (だか1名) 代理人弁理士 中村 純 之 助。




9.

才3 図

303 304 308 307 305 306 309

才4**図**



第1頁の続き

①出 願 人 日本電気株式会社 東京都港区芝五丁目33番1号